【题目精刷】2023联发科-数字IC-实习

为了能够在做题目的过程中学习到需要的知识，对每道题知识参考或者知识详情都做了详细的说明。方便后续复习。欢迎对文中的解答批评指正。

简答题(共8道题|合计100分|请根据题目要求进行合理回答) 1 (20分) [简答题] Figure1 电路是数字设计中常用的 2选1 MUX,请:

a) 列出其真值表 b) 列出其卡诺图 c) 写出其最简逻辑表达式 d) figure2 是在用AOI实现MUX结构(非最简逻辑表达式，但存在一个错误的CELL导致逻辑错误， 请找出这个CELL。

a) 真值表：

A(c0)B(c1)CD00000010010001111001101011011111

b)

c) D = A C ‾ + B C D=A\overline{C}+BC D=AC+BC

d) 现在： D = ( ( A & B ) ∣ ( ! B & C ) ) ∣ ( ! C & A ) D = ((A \& B) | (!B \& C)) | (!C \& A) D=((A&B)∣(!B&C))∣(!C&A)

INV0 用错，去掉即可。

D = ( ( A & B ) ∣ ( B & C ) ) ∣ ( ! C & A ) D = ((A \& B) | (B \& C)) | (!C \& A) D=((A&B)∣(B&C))∣(!C&A)

2 (5分) [简答题] ASIC flow中综合工具的作用是什么?综合的结果主要关注什么指标?

综合工具的作用：完成RTL级到门级网表的转换。

1. translation：把设计的HDL描述转化为GTECH库元件组成的逻辑电路；GTECH库是Synopsys公司提供的通用的、独立于工艺的元件库。
2. mapping：将GTECH库元件映射到某一特定的半导体工艺库上，此时的电路网表包含了相关的工艺参数。
3. optimization：根据设计者设定的时延、面积、线负载模型等综合约束条件对电路网表进一步优化的过程。

综合结果关注的指标：

• 电路的面积
• 电路的功耗
• 电路的时序

3 (10分) [简答题] 下图中的3种图形(都是两两相邻。如何把这个正方形划分为形状相同的4块，每块上要有3个不同的图形?

• 正方形划分成现状相同的四块就行。
• 每块上有3种图形。

4 (10分) [简答题] 请选择项您所参与的的项目，简单说明项目内容，简述您所做的工作内容，并列举一项项目中遇到的困难和解决思路? 5 (5分) [简普题] Perl是种脚本语言，有强大的正则表达式，特别擅长对文本的处理，还可以用Perl编制程序案产生别的程序，在IC验证设计中被广泛应用，极大的提高工作效率。图1是份不完整的per代码有5处需要补充(#code_0~#code_4),请把代码朴充完整，达成图2所示的运行结果。

#code_0: #code_1: #code_2: #code_3: #code_4:

#!usr/bin/perl   
use strict; 
use Encode;  
use Switch;

my $i = 0;
for($i; $i