最近
文章
代码仓
资源
问答
帖子
- 认真学习了一下关于Verilog的赋值
- Ubuntu18.04 安装 synopsys2018 EDA工具（vcs、verdi）记录
- SystemVerilog 验证-测试平台编写指南学习笔记（0）：验证导论
- SystemVerilog 验证-测试平台编写指南学习笔记（1）：数据类型
- SystemVerilog 验证-测试平台编写指南学习笔记（2）：过程语句和子程序
- SystemVerilog 验证-测试平台编写指南学习笔记（3）：连接设计和测试平台
- SystemVerilog 验证-测试平台编写指南学习笔记（4）：SystemVerlog 面向对象编程OOP
- SystemVerilog的随机约束（Random constraints）
- 乘法器的实现（阵列、Booth、Wallace）
- 【ug903】FPGA时序约束学习（2）-如何约束输入输出延迟
