您当前的位置: 首页 > 

刘颜儿

暂无认证

  • 3浏览

    0关注

    99博文

    0收益

  • 0浏览

    0点赞

    0打赏

    0留言

私信
关注
热门博文

FPGA:Verilog中#的用法

刘颜儿 发布时间:2022-06-06 19:41:59 ,浏览量:3

  1. 用于testbench文件中的延迟
`timescale 1ns/1ps // 含义为:时延单位为1ns,时延精度为1ps
// 格式:#延迟的时间
#20//延迟20ns
  1. 用于parameter在实例化时修改参数值 在这里插入图片描述
关注
打赏
1659364566
查看更多评论
立即登录/注册

微信扫码登录

0.0331s