FPGA：生成占空比可调的PWM波

前言 正文 一、50%的占空比

目标：FPGA的时钟为50MHZ，生成20KHZ的占空比位50%的PWM波 设需要计数器计到x后清零，求出x： x/50_000_000 = 1/20_000

设计文件

module pwm #(
    parameter MAX = 2499
)(
    input clk,
    input rst_n,

    output reg clk_20k
);

reg [15:0] cnt;

always @(posedge clk or negedge rst_n) begin
    if(!rst_n)
        cnt