IP核：PLL

前言

软件版本：Quartus17.1

正文 一、配置

注：我这里配置的PLL输出时钟没有涉及倍频和分频，如果要配置倍频和分频时钟，可以参考 野火 - B站视频 - PLL分频倍频

二、调用

找到创建好的文件夹里的IP核 打开后：

ly_pll	ly_pll_inst (
	.areset ( areset_sig ),
	.inclk0 ( inclk0_sig ),
	.c0 ( c0_sig ),
	.c1 ( c1_sig ),
	.c2 ( c2_sig ),
	.locked ( locked_sig )
	);

将上面的代码复制到顶层，并更改连接端口后：

ly_pll	ly_pll_inst
(
    .areset (~sys_rst_n     ),
    .inclk0 (sys_clk        ),
    .c0     (clk_125m       ),
    .c1     (clk_125m_shift ),
    .c2     (clk_25m        ),
    .locked (locked1        )
);