上节（【ESD专题】6.从原理上分析TVS管PCB Layout的经验法则）通过将静电从静电源（一般是接口）到被保护IC路径形成结构框图，并进行原理分析了一些网上传的PCB Layout经验法则的正确与否，并且提出了一些其他要注意的点。但有时进行ESD测试和整改的并不是Layout的问题，有可能是结构问题，这些都是防不胜防的，只有对产品全局了解才有可能避免。
ESD被定义为：高静电电场引起的静电电荷快速、自发性转移。ESD电压高于典型的电子电路电压(通常为几伏)，而且电子电路本身不支持这种电压。静电放电存在使半导体氧化物击穿、PN结短路、过热导致金属熔化开路等。ESD事件还可以产生例如整机功能正常但泄漏电流增加的潜在问题。潜在故障也可能在ESD事件中连续出现，但并不显现出来。
为什么ESD对电子硬件变得越来越重要？因为集成电路集成化越来越高(氧化层厚度减少，金属轨道宽度和厚度减少等等)，对静电放电变得更加灵敏，并且约束越来越多。
静电测试标准IEC 61000-4-2中，存在两种静电放电模型：
