您当前的位置: 首页 > 

FPGA硅农

暂无认证

  • 1浏览

    0关注

    282博文

    0收益

  • 0浏览

    0点赞

    0打赏

    0留言

私信
关注
热门博文

Vivado HLS创建AXI接口进行数据传输

FPGA硅农 发布时间:2020-03-02 21:59:44 ,浏览量:1

在zynq软硬协同开发中,AXI接口是PS和PL交互很重要的一个总线协议,本次介绍如何通过HLS创建具有AXI接口的IP核同其余部件交互。 HLS code
#include
void mem_test(volatile int *a){
#pragma HLS INTERFACE m_axi depth=50 port=a offset=slave bundle=MASTER_BUS
#pragma HLS INTERFACE s_axilite port=return bundle=CTRL_BUS
//Port a is assigned to an AXI4 master interface
int i;
int buff[50];
//memcpy creates a burst access to memory
memcpy(buff,(const int*)a,50*sizeof(int));
for(i=0; i             
关注
打赏
1658642721
查看更多评论
0.0351s