您当前的位置: 首页 > 

FPGA硅农

暂无认证

  • 1浏览

    0关注

    282博文

    0收益

  • 0浏览

    0点赞

    0打赏

    0留言

私信
关注
热门博文

解决HLS中的关键路径

FPGA硅农 发布时间:2020-03-28 23:21:02 ,浏览量:1

在HLS中,有如下语句 ap_int offset=(trr+row*2)SIZE+(tcc+col2)+(ti+tii)SIZESIZE; vivado HLS综合时警告显示该语句为关键路径,时钟周期超出,解决方法如下

ap_int Reg(ap_int in){
#pragma HLS INTERFACE register port=return
#pragma HLS INLINE off
#pragma HLS PIPELINE
	return in;
}

定义上述函数,以插入寄存器 然后将该语句改写为

ap_int r=Reg((ap_int)(trr+row*2));
ap_int c=Reg((ap_int)(tcc+2*col));
ap_int s=Reg((ap_int)(SIZE*SIZE));
ap_int x_y=Reg((ap_int)(r*SIZE+c));
ap_int n_d=Reg((ap_int)(ti+tii)*s);
ap_int offset=x_y+n_d;

综合后警告消失 再看看vivado HLS是如何schedule的 在这里插入图片描述 在这里插入图片描述 第一张图表明r,c,s同时计算,第二张图表明x_y,n_d同时计算,而offset最后计算,从而实现了将许多操作分配到不同的时钟周期,提高了系统时钟频率。

关注
打赏
1658642721
查看更多评论
立即登录/注册

微信扫码登录

0.0360s