您当前的位置: 首页 > 

FPGA硅农

暂无认证

  • 1浏览

    0关注

    282博文

    0收益

  • 0浏览

    0点赞

    0打赏

    0留言

私信
关注
热门博文

ZYNQ裸机开发中的Cache问题

FPGA硅农 发布时间:2021-06-16 11:49:08 ,浏览量:1

在裸机开发中,经常会涉及到cache一致性的问题,我们知道,使用Xil_DCacheFlushRange和Xil_DCacheInvalidateRange函数可以解决这个问题,但是Xil_DCacheInvalidateRange使用时有一些注意事项,之前没注意,导致一些莫名奇怪的错误,故在此记录一下。 我们知道,在cache和DDR之间数据传输的基本单位是Cache Line,因此,在使用Xil_DCacheInvalidateRange时,无论是起始地址,还是要Invalidate的长度,都必须是Cache Line大小的整数倍,否则会发生错误,比如前几个数据或者后几个数据不对。正确的使用方法如下:

void pl_conv_pool(XTop Hls_inst,signed char* in,short* out,int pool,int layer,int fsize,int ch_in,int ch_out,int pad){
	Xil_DCacheFlushRange((u32)in,ch_in*(fsize+2*pad)*(fsize+2*pad)*sizeof(signed char));
	XTop_Set_in1_V(&Hls_inst,(u32)in);
	XTop_Set_in2_V(&Hls_inst,(u32)in);
	XTop_Set_out_V(&Hls_inst,(u32)out);
	XTop_Set_fsize(&Hls_inst,(u32)(fsize+2*pad));
	XTop_Set_ch_in(&Hls_inst, (u32)(ch_in));
	if(ch_out==10)
		XTop_Set_ch_out(&Hls_inst,(u32)(ch_out+6));
	else
		XTop_Set_ch_out(&Hls_inst,(u32)(ch_out));
	XTop_Set_pool(&Hls_inst,(u32)pool);
	XTop_Set_layer(&Hls_inst,(u32)layer);
	XTop_Start(&Hls_inst);
	while (XTop_IsDone(&Hls_inst) == 0);
	if(pool==1)
	    Xil_DCacheInvalidateRange((u32)((unsigned int)out&0xffffffe0), 32*((ch_out*fsize*fsize/4*sizeof(short))/32+2));
	else
	    Xil_DCacheInvalidateRange((u32)((unsigned int)out&0xffffffe0), 32*((ch_out*fsize*fsize*sizeof(short))/32+2));
}

为了地址对齐,要和0xffffffe0与,为了长度是cache line的整数倍,要将总的字节数除以32,向下取整后+2,最后乘以cache line的大小(这里是32byte),至于为什么这么计算,可以参见下图 在这里插入图片描述

关注
打赏
1658642721
查看更多评论
立即登录/注册

微信扫码登录

0.0452s