【数字IC/FPGA】总线仲裁器

轮询仲裁

所谓轮询仲裁，就是指每次访问结束后都会更新优先级，举个栗子:假设有N个请求，分别编号为0，1，2，…,N-1,初始时刻，这N个请求的优先级为0>1>2>…>N-1,某个时刻，仲裁器将总线的控制权交给了请求i(0…>N-1>0>1>…>i。 在本文中，我们设计了一个3请求的总线仲裁器，代码如下:

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2022/03/08 20:05:47
// Design Name: 
// Module Name: arbitor
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//
`timescale 1ns/10ps
module bus_arbitor(
    input logic clk, 
    input logic rst_n, 
    input logic signal_a,                     //三个主机，轮询仲裁 
    input logic signal_b,
    input logic signal_c, 
    output logic [1:0] grant);
logic [1:0] last_grant;                  //记录上一次总线仲裁结果
parameter A = 2'b00;                     //将总线控制权交给A
parameter B = 2'b01;                     //总线控制权交给B
parameter C=  2'b10;                     //总线控制权交给C
parameter NULL = 2'b11;                  //
always@(posedge clk,negedge rst_n)
if(~rst_n)
begin
     grant