【数字IC/FPGA】移位相加乘法器

在硬件设计中，乘法器是非常重要的一个器件，乘法器的种类繁多，常见的有并行乘法器、移位相加乘法器和查找表乘法器，并行乘法器的实现非常简单，在Verilog中只需要通过assign dout=a*b实现即可,若要进行有符号的乘法，只需在变量前加上$signed。查找表乘法器实际上是先将乘法的计算结果提前算好，这样就可以在计算时通过查表的方式直接得到结果，一般用于位宽较小的情况。移位相加乘法器是一种耗费较少资源的算法，其思想是将乘法转化为加法和移位运算，不足之处是计算过程的延时较长，一般用于对性能要求不高的场合。

无符号乘法器

移位相加乘法器的原理： 以a=1011和b=1001相乘为例(均为无符号数) 1.b的第0位为1，所以 result=result+a