您当前的位置: 首页 > 

FPGA硅农

暂无认证

  • 3浏览

    0关注

    277博文

    0收益

  • 0浏览

    0点赞

    0打赏

    0留言

私信
关注
热门博文

RISC-V CPU设计(五)---流水线中的冒险

FPGA硅农 发布时间:2022-04-02 13:21:35 ,浏览量:3

流水线中冒险的处理
  • 结构冒险
  • 数据冒险
    • RAW
    • WAR
    • WAW
    • 如何解决
  • 控制冒险
流水线可以极大的提升CPU的吞吐率,但是流水线的流动并不是一帆风顺的,在有些情况下,下一个时钟周期中的下一条指令将会因为某些前期的操作还未完成而无法执行,这种情况被称为流水线的 冒险,共分为三种冒险: 1.数据冒险 2.结构冒险 3.控制冒险

结构冒险

定义:当一条指令需要的硬件部件还在为之前的指令工作,而无法为这条指令提供服务,那就导致了结构冒险。(这里结构是指硬件当中的某个部件,因此也称为资源冲突) 例如,在经典的五级流水线中,IF阶段的取指和MEM阶段的访存可能会发生结构冒险,因为它们需要同时访问存储器,而存储器只有一个。 解决:将数据存储器和指令存储器分离开来,即采用哈佛结构,而不是冯诺依曼结构(也叫普林斯顿结构)。

数据冒险

定义:当指令在流水线中重叠执行时,后面的指令需要用到前面的指令的执行

关注
打赏
1656680865
查看更多评论
立即登录/注册

微信扫码登录

0.0553s