您当前的位置: 首页 > 

FPGA硅农

暂无认证

  • 4浏览

    0关注

    282博文

    0收益

  • 0浏览

    0点赞

    0打赏

    0留言

私信
关注
热门博文

Zynq PL端中断实验

FPGA硅农 发布时间:2022-08-17 09:24:56 ,浏览量:4

实验设计

在PL端设计两个IP核,具有中断功能。在PS端调用这两个IP核,IP核1计算完成后,如果其调用次数小于10,则继续调用,否则结束运行,IP核2每次计算完成后,如果其调用次数小于5,则继续调用,否则结束运行。

PL端IP核设计

为了简单起见,我们实现两个简单的IP核,它们分别实现向量加法和向量减法的功能。如下

向量加法IP

adder.cpp

#include"adder.h"

void adder(int* a,int* b,int* c,int len){
#pragma HLS INTERFACE s_axilite port=return bundle=CTRL
#pragma HLS INTERFACE s_axilite port=len bundle=CTRL
#pragma HLS INTERFACE m_axi depth=100 port=a offset=slave bundle=A
#pragma HLS INTERFACE m_axi depth=100 port=b offset=slave bundle=B
#pragma HLS INTERFACE m_axi depth=100 port=c offset=slave bundle=C
    for(int i=0;i            
关注
打赏
1658642721
查看更多评论
0.0381s