一、前言
BCD码（Binary-Coded Decimal）用4位二进制数来表示十进制数中的0~9这10个数码。4位二进制正常情况下是在值为15之后产生进位，但如果是BCD码加法器，那么应该是在值为9之后就要产生进位。
为了实现4位二进制在值为9之后就要产生进位，那么就可以在值大于9的时候，在该值的基础上加6，使其自动产生进位。因为加上6之后，此时的4位二进制的值刚好是大于15产生进位的情况。
二、verilog实现1、RTL代码
module adder_4bit(
a,
b,
cin,
cout,
s
);
input cin;
input [3:
